19 日本国特許庁(JP)

⑪特許出願公開

⑩公開特許公報(A)

昭61-94342

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)5月13日

H 01 L 21/88

6708-5F

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称 半導体素子の製造方法

②特 願 昭59-215102

20出 顧昭59(1984)10月16日

 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

砂代 理 人 弁理士 菊 池 弘

男 細書

1 発明の名称

半導体累子の製造方法

2. 特許請求の範囲

表面に段差を有する半導体基板上に多結晶シリコン膜を形成する工程と、その多結晶シリコン膜を異方性エッチングでパターニングする工程と、この工程後、前記基板の段差配側面の多結晶シリコン膜の残渣を飲化する工程とを具備してなる半導体案子の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

との発明は半導体素子の製造方法に関し、詳しくは、多結晶シリコン膜(以下ポリシリコンと呼ぶ)のパターン形成方法に関する。

(従来の技術)

シリコン集積回路は、今後、ますます微細化が 進み、高密度化・高集積化が図られようとしてい る。これを支えるエッチングにおける技術の一つ が反応性イオンエッチ(Reactive Ion Etch; RIE)を筆頭とする異方性エッチングである。異方性エッチングは、超LSI技術総集編1982年版(昭57-7)ダイヤモンド社経営開発編集部P213-P223にRIEが詳述されているように、従来のいわゆるウエットエッチまたはブラズマエッチのような異方性エッチングと異なり、エッチングマスク材増からの横方向へのエッチングマスク通りの寸法のパターンが転写される。したがつて、フォトマスクからの変換差が小さく微細化に適しており、今後、ますます使用されようとしている。

このような異方性エッチングでは、第2図のようにシリコン基板1の要面に膜2により段差があり、そこに被エッチング物3を形成しエッチング物3aが残りやすい。

(発明が解決しようとする問題点)

そして、このことが、例えばシリコン集費回路 のメモリなどの製造においては問題となつた。

すなわち、シリコン集積回路のメモリの製造方 法においては、第3図(a)のように、シリコン基板 11上に第1ポリシリコンのパターン12を形成 した後、第2ポリシリコンとの層間絶縁膜13を 熱数化あるいはCVD(Chemical Vapor Deposition)法などにより形成し、鋭いて第2ポリン リコン14をCVD法で被滑させ、その第2ポリ シリコン14の非エッチング部を図示しないレジ ストで獲つた上で、第2ポリシリコン14をRIE でエッチングして第4図の平面図に示すような第 2 ポリシリコンパターン1 4 a , 1 4 b を得てい るが、RIEで第2ポリシリコン14をエッチン グすると、第2ポリシリコン14が除去されるペ き部分でも第3図(b)のように第1ポリシリコンパ ターン12の側面に第2ポリシリコン14が残る。 すなわち、第4図の点線の部分に第2ポリシリコ ン 1 4 が 改 る (解 3 図 (b) は 解 4 図 の A ー A 部 分 の 断面図である)。したがつて、この第2ポリシリ コン14の残渣で第2ポリシリコンパターン 14a , 14bがショートして歩留りが低下する。

シリコン基板であり、とのシリコン基板21上に第1ポリシリコンのパターン22を形成した後、全面に層間絶縁膜23を形成し、さらにその上に第2ポリシリコン24を被暫する。とこで、層間絶縁膜23は例えば数百nm 厚の熱酸化SiOx膜からなる。また、第2ポリシリコン24は例えば減圧CVD法で数百nm 厚に形成されるもので、とのポリシリコン24には「in aitu」か或いは被着後、リン(P)などの不純物のドーピングを行う。

その後、同第1図(a)のように、第2ポリンリコン24上に耐酸化性のSi₃N₄、膜25をCVD法などで形成する。ととで、Si₃N₄、膜25の膜厚は、後述する酸化に対してマスクとなるだけの厚さとする。例えば、数十nm 輝とする。

次に、第1図(b)に示すように、Si,N, 膜25上に、第2ポリシリコン24の非エッチング配分を 獲りようにレジストペターン26をフォトリング ラフィにより形成する。

しかる後、问第1図(6)に示すように、レジスト

これを避けるため異方性エッチング性を弱くすると、エッチング強りの寸法のの特徴という異方性エッチングの特徴ではなった、オーバーエッチングを行つて不思いの政権を除去しようとすると、必要以上に平坦的の下地が損傷を受け、延いては気子特性に懸影響を及性すという問題点がある。

(問題点を解決するための手段)

そとで、との発明では、ポリンリコンの異方性 エッチング後、下地段差部側面のポリンリコンの 残渣を破化する。

(作用)

ポリシリコンの残盗を留化すると、それは、非 導電性の SiOxに変わる。したがつて、残盗による ショートなどの問題はなくなる。

(実施例)

「以下との発明の一実施例を第1図(この図は第 4図のB−B部分の断面図に相当する)を参照して説明する。

第1図(a)において、21は半導体基板としての

パターン26をマスクとしてRIEにより Si.N. 膜25 および第2ポリシリコン24をエッチングする。これにより、第4図で示したところの第2のポリシリコン24が除去される。また、この時、第2のポリシリコン24が除去されるべき配分であつても下地段差部側面(第1ポリンリコンパターン22の側面)は、第1図(b)に示すように第2ポリシリコン24が完全に除去されずに残つている。

そこで、次に、エッチングマスクとしてのレンストペターン 2 6 を剝離した上で、 Si . N。 膜 2 5 を耐酸化のマスクとして、前記残液としての第 2 ペリシリコン (第 1 ペリシリコン) 2 4 のみを酸化し、これを第 1 図(c)に示すように SiO. 2 7 とする。ここで、酸化は、水蒸気雰囲気あるいは高圧下で行えば、より低温・短時間で済む。

しかるは、耐酸化マスクとしての Si_{*}N_{*} 膜 2 5 を、熱リン酸のような、 SiO_{*}とのエンチングの選択比が大きなエンチャントで除去する。 なか、以上の一実施例では、第2ポリシリコン24上にSi₃N₄ 膜25を付けて、その後の第2ポリシリコン24の残盗の酸化工程にかける耐酸化マスクとしたが、このSi₃N₄ 膜25は必ずしも必要ない。すなわち、Si₃N₄ 膜25を形成する代りに、前配酸化工程の時の第2ポリシリコン24の酸化による膜減りを考慮して予め第2のポリシリコン24を度くしてかけばよい。

(発明の効果)


以上のように、この発明の方法では、ポリシリコンの異方性エッチング後、下地段差部側面のポリシリコンの残瘡を酸化して、それを非導電性のSiOzに変える。したがつて、異方性エッチとはに、ポリシリコンの残渣によるショートなどの問題によるショートなどを開める方法をよびオーバーエッチ法による問題も発来できる。また、異方性エッチング後の酸化は、エッチングによるメメージを取り除く効果がある。


4. 図面の簡単な説明

22 24 23 25 (0) 21 23 22 . 26 111-25 . 24 21 (b) 23 22 -25 24 (C) 21 21: シリコン基 板 24: 第2 ポリンリコン 22:第1ポリンリコンパナーン 25: Si, N· 應 26: 15x1179-2 27: 510. 23:层間紀錄順 2 X


第1図はこの発明の半導体案子の製造方法の一 実施例を説明するための断面図、第2図は異方性 エッチングのとき下地段差部側面に被エッチング 物が残ることを示す模式断面図、第3図はシリコン集積回路のメモリにおける製造方法を説明する ための断面図、第4図は同平面図である。

2 1 … シリコン基板、 2 2 … 第 1 ポリシリコン パターン、 2 4 … 第 2 ポリシリコン、 2 7 … SiOz。





第 4 図



PAT-NO:

JP361094342A

DOCUMENT-IDENTIFIER: JP 61094342 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR ELEMENT

PUBN-DATE:

May 13, 1986

INVENTOR-INFORMATION:

NAME

OTSUKI, HIROAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OKI ELECTRIC IND CO LTD

N/A

APPL-NO:

JP59215102

APPL-DATE:

October 16, 1984

INT-CL (IPC): H01L021/88

US-CL-CURRENT: 438/699

ABSTRACT:

PURPOSE: To prevent short circuits due to residue of polycrystalline Si without excessive etching, by forming a polycrystalline Si film on a semiconductor substrate having the difference in steps on the surface, patterning the film by anisotropic etching, and oxidizing the residue of the polycrystalline Si film at the side surface of a step part.

CONSTITUTION: On an Si substrate 21, a first polysilicon pattern 22 is formed. Thereafter, an interlayer insulating film 23 is formed on the entire surface. Second polysilicon 24 is deposited on the film 23. Impurities such as P are doped in the polysilicon 24. An oxidation resisting Si<SB>3</SB>N<SB>4</SB> film 25 is formed thereon. A resist pattern 26 is formed on the film 25. With the pattern 26 as a mask, the film 25 and the polysilicon 24 are etched by RIE. The resist pattern 26 is exfoliated. Then, with the film 25 as an oxidation resisting mask, only the polysilicon 24 at the surface of the pattern 22 is oxidized as residue. Thus SiO<SB>2</SB> 27 is obtained. Then the film 25 is etched away. Thus short circuits due to the residue of the polysilicon 24 are prevented without excessive etching.

COPYRIGHT: (C)1986,JPO&Japio